英特尔下一个伟大的架构创新是RibbonFET，这是英特尔在Gate All Around（GAA）晶体管上的实现，将与Intel 20A一同推出。RibbonFET代表了英特尔自FinFET以来的首个全新晶体管架构。RibbonFET能在更小的占用空间中，以相同的驱动电流提供更快的晶体管开关速度。同时，英特尔还提供业界首个背面电能传输架构PowerVia。以前，电源来自裸片顶部并与信号互连“竞争”。现在通过分离电源和信号，能更有效地使用金属层，这减少了对两者的权衡，并提升了性能。下一代极紫外（EUV）光刻技术，即高数值孔径（High-NA），进一步提高了分辨率并减少误差，降低了制程工艺的复杂性，同时提高了设计规则的灵活性。英特尔正与ASML及其他生态伙伴紧密携手，率先将这项技术投入量产。

这些例子只是开始。在Intel 20A和Intel 18A节点引入RibbonFET和PowerVia之后，新的后续制程节点已经在开发中，进一步优化了功耗、性能和密度。这些进步得益于多项创新，包括后端金属电阻和电容的改进、晶体管架构和库架构的改进。正如英特尔在2021年7月所宣布的，随着英特尔逐步实施这些创新和其他方面创新，我们预计到2024年在晶体管的每瓦性能水平上与行业齐头并进，到2025年取得领先地位。

封装

图3：随时间的推移，封装方面的创新

封装的作用及其对摩尔定律微缩的贡献正在演进。直到2010年代，封装的主要作用是在主板和芯片之间传输电源和信号，并保护芯片。从引线键合技术和引线框架封装，到陶瓷基板上的倒装芯片技术，再到对有机基板的采用和多芯片封装的引入，彼时的每一次演进都增加了连接数量。这些连接能支持芯片中的更多功能，而这也是摩尔定律微缩所需的。封装是实现摩尔定律效益的载体。（如图3所示。）

展望未来，随着进入先进封装时代，我们看到封装带来了晶体管密度的提升。甚至连戈登本人也意识到了封装的重要性，并在他的原始论文中写到：“事实证明，用较小的功能模块构建大型系统可能会更经济，这些功能模块将分别进行封装和互连。”随着进入先进封装时代，这些2D和3D堆叠技术为架构师和设计师提供了工具，以进一步增加单个设备的晶体管数量，并将有助于实现摩尔定律所需的微缩。

例如，英特尔的嵌入式多芯片互连桥接（EMIB）技术，允许设计师在封装中（如戈登所说）“容纳更多晶体管”，从而远远超过单个芯片的尺寸限制。EMIB技术还支持在一个封装中使用来自不同工艺节点的芯片，允许设计师为特定IP选择最佳工艺节点。英特尔的Foveros技术提供了业界首创的有源逻辑芯片堆叠能力，能在三维空间中增加逻辑晶体管。这两项成就体现了英特尔在为单个封装内提供越来越多晶体管的方式上，发生了显著变化。结合起来，这些技术可以实现前所未有的集成水平。例如Ponte Vecchio，英特尔将47种不同的晶片组合在一个封装中，为先进封装功能树立了新的基准。

英特尔即将推出的下一代Foveros技术——Foveros Omni和Foveros Direct，提供了新的微缩、新的互连技术和新的混搭能力。Foveros Omni进一步将互连间距微缩到25微米，并增加了多个基础晶片的选择，与EMIB技术相比，其实现了近4倍的密度提升，同时也扩展了英特尔混搭基础晶片的能力。Foveros Direct引入了无焊料直接铜对铜键合，可实现低电阻互连和10微米以下的凸点间距。由此产生的互连能力，为功能性裸片分区开辟了新的视野，这在以前是无法实现的。同时，该技术还能垂直堆叠芯片的多个有源层。随着这些技术和其他技术进入市场，先进封装将为设计师和架构师提供另一种工具用于推进摩尔定律。

未来的创新

组件研究