C114讯 4月14日下午消息（左冬冬）在这个快节奏的世界，大家一直对速率情有独钟。在众多通信设备中，以移动终端设备为例，用户的追逐从单核到双核，再到四核甚至八核的同时，却不知这背后也考验着设备芯片设计者的极限。

作为一家电子设计自动化（EDA）和半导体IP领域内的领导者，Synopsys对内完善管理、稳定公司优胜力量，对外与高校合作，做好后续人才积累，依靠技术创新，不仅经受住极限考验，甚至引领IC设计某些领域的未来发展。

新技术创新 引领IC产业发展

移动通讯应用发展迅速，已从3G、3.5G涉及到4G甚至未来5G产品的开发；数字娱乐，包括从数字广播系统到多媒体终端如 HDTV等；低耗能设计，包括各式各样的电源解决方案。未来芯片设计工程师所面临的的挑战开始集中在复杂的SOC验证及芯片实现与上市时间的压力。

2014年3月，Synopsys宣布，Verification Compiler验证编译器解决方案开始供货。该解决方案将新一代验证技术集成到一起的完整产品组合，其中包括先进调试、静态和形式验证、仿真、验证IP以及覆盖率收敛。将这些技术集成到一起实现了性能的5倍提升，同时调试效率也得到了大幅度的提高，使SoC设计和验证团队用同一个产品就能创建一种具有完整功能的验证流程。

“验证复杂度正以快于摩尔定律的速度不断增长，”NVIDIA公司负责GPU工程高级副总裁Jonah Alben表示：“为了应对这一点，业界需要诸如静态和形式验证等新一代的验证技术，同时还需要更好的集成化流程，这种流程可降低投资在不同验证方法上的成本。Synopsys的Verification Compiler提供了一幅美好的前景，其潜在发展可满足这些需求，同时将验证生产力提升到了一个新的水平，并将继续推动支持产业创新的开放接口。”通过把新一代技术、集成化流程和独特的并发验证许可模型结合在一起，使Verification Compiler能够将整体产能提高3倍 —— 直接解决日益突出的SoC上市时间挑战。

同年3月25日，Synopsys推出当前领先业界的布局和布线解决方案IC Compiler的继任产品IC Compiler II，该产品可用于基于成熟和新兴工艺节点的先进设计，有望引领IC设计游戏规则发生改变。得益于在一种全新的多线程架构上完全重构，IC Compiler II引入了超高容量设计规划、独特的时钟构建技术以及先进的global-analytical收敛技术。同时，IC Compiler II通过使物理设计的吞吐量实现了10倍的加速，将产能引入到了一个全新的时代，现在它已帮助领先客户成功流片。此产品有望于2014年年中供货。

培训+引导 做好人才储备

被问到Synopsys得以持续创新的缘由，Synopsys全球联合首席执行官Aartde Geus博士直接坦言是留住了人才。他表示，芯片设计是需要时间积累的，即便做出一项创新，单是前期验证或许就要花费很长时间，而这些就需要耐得住的人才。“以Synopsys中国上海为例，其内部研发工作者大多为老员工，工作年限都在好几年以上。”

除了稳定内部员工，Synopsys还注意未来人才积累。2014年3月，Synopsys和华中科技大学达成合作协议，双方携手建立“华中科技大学---Synopsys ARC处理器联合培训中心”。该培训中心是Synopsys继与中国科学院、东南大学等多家高校合作的联合中心之后，在华中地区开设的又一间面向全球最新处理器技术的培训中心。Synopsys将与华中科技大学光学与电子信息学院一起，在课程设置与开发、定向培养、师资培训等方面展开合作，为学院的在校学生和Synopsys的客户提供学习ARC处理器相关知识和开展实践活动的机会，为中国IC产业发展输送高素质的人才。